本論文の背景として、マルチメディア社会を構成するシステム実現のために要求される半導体デバイス特性を概観し、シリコン電界効果トランジスタ(Metal-Oxide-Semiconductor Field-Effect Transistor, MOSFET)の特性および近年の研究開発を概要し、MOSFETの基本構造であるゲート絶縁膜に関する本論文の研究目的と概要を述べた。次に、本論分「サブ100nmCMOSFET(Complementary MOSFET, CMOSFET)用極薄ゲート酸窒化膜の研究」と題して、i)MOSFETの高性能・低消費電力化を実現するための極薄ゲート酸窒化膜形成プロセスに関する研究結果(以下に示す(1), (2), (3), (4))と、ii)デバイス統合プロセスがMOSFETのゲート酸窒化膜に与える影響に関する研究結果(以下に示す(5), (6), (7))をまとめた。

　(1)ダイレクトトンネル電流が流れる極薄ゲート酸化膜において、ゲートリーク電流の影響を受けない酸化膜換算膜厚を求める方法を検討した。CV測定法により求めることができるゲート酸化膜厚を検討した結果、LCRメーターを用いた通常CV測定で求めることができる酸化膜厚は2nm以上であり、2周波補正CV測定で求めることができる酸化膜厚は膜厚誤差4%まで許すと1.8nm、13%の誤差まで許すと1.5nmであることが分かった。1.5nm以下の酸化膜換算膜厚を求める方法として、ゲートリーク電流の顕著な影響を受けないMOSFETのしきい値電圧の基板電圧依存性を用いる方法を提案した。本膜厚導出方法は、酸化膜換算膜厚1.3nmまで導出可能であることが分かり、極薄ゲート絶縁膜の開発に有効であることを示した。

　(2)サブ100nmCMOSFETに必要である低リーク1.5nm級ゲート絶縁膜の形成技術としてラジカル酸窒化法を用い、ゲート酸窒化膜中の窒素プロファイルがゲート酸窒化膜の諸特性・デバイス特性に与える影響を検討した。酸素ラジカルと窒素ラジカルを用いたラジカル酸窒化法により、膜厚2nm以下の極薄膜中の窒素プロファイルを急峻に制御できることが分かった。また、ラジカル酸化後にラジカル窒化を行うプロセスを用いることにより、i)酸窒化膜表面近傍に窒素を高濃度かつ急峻に分布することができること、ii)誘電率を3.9から6.5に増加し、酸化膜換算膜厚を1.5nmに維持しながら物理膜厚を1.5nmから2.5nmへ厚くすることができることが分かった。その結果、n型MOSFETのオン電流を維持したままゲートリーク電流を約2桁低減し、かつTDDB信頼性を10倍以上向上することができることが分かった。また、ラジカル酸窒化法で形成した酸窒化膜の薄膜での使用限界を実験結果とシミュレーションにより検討した結果、デバイス特性を維持しながらゲートリーク電流が低減される膜厚は1.12nmまで、ゲートリーク電流がスケーリング則に従った各世代のMOSFETのサブスレッショルドリーク電流以下に低減される膜厚は1.3nmまでであることを示した。

　(3)低リーク・高信頼1.5nm級ゲート絶縁膜形成技術として、ゲート酸窒化膜形成時の酸化種・窒化種がn/p型MOSFETのデバイス特性へ与える影響を検討した。i)窒化用ベース酸化膜形成の酸化種に、酸素イオンを用いた場合より酸素ラジカルを用いた場合の方が、その後に行う窒化の際に生じるデバイス特性劣化を抑制できることが分かった。酸素イオンで形成した酸化膜より酸素ラジカルで形成した酸化膜は、密度が高く、高信頼な膜であり、その後の窒化時の酸化膜/Si基板界面への窒素(または欠陥)導入が抑えられたためと考えられる。ii)また、窒素イオンで窒化した酸窒化膜より窒素ラジカルで形成した酸窒化膜の方が、窒化の際に生じるデバイス特性劣化を抑制できることが分かった。窒素ラジカルは、反応性が強いため、窒化の際にベース酸化膜の表面側に急峻な窒素プロファイルを形成することができ、酸化膜/Si基板界面への窒素(または欠陥)導入が抑えられたためと考えられる。従って、酸素イオン・窒素イオンを減らし、酸素ラジカル・窒素ラジカルが主成分となるゲート酸窒化膜形方法がデバイス形成に適していることが分かった。

　(4)ラジカル酸窒化法を用いたゲート酸窒化膜形成における、極薄領域での膜厚・膜質制御性向上ために、ラジカル酸化・窒化のメカニズムを検討した。i)酸素ラジカルは、活性なまま酸化膜中を浸透できる距離は約1.4nmであることが分かった。酸化膜厚が1.4nmより薄い場合は反応律速の酸化が進み、1.4nmより厚い場合は、活性な酸素が酸化膜中を浸透する際に失活し、拡散律速で酸化が進むと考えられる。ii)窒素ラジカルを用いた酸化膜の窒化は、酸化膜表面で窒化が生じる。窒化過程で生じた酸素は、酸化膜が薄い場合はSi基板の表面まで拡散し、界面酸化膜層を増膜すると考えられる。酸化膜が厚い場合は、窒化過程で生じた酸素は外方拡散し、物理膜厚は変わらない。窒素イオンを用いた酸化膜の窒化の場合、窒素イオンは電界加速されるため、窒素ラジカルより長い距離を失活せずに酸化膜中を浸透することができ、酸化膜とシリコンの界面まで拡散して窒化すると考えられる。ラジカル酸窒化法を極薄ゲート酸窒化膜形成に用いる場合、ベース酸化膜厚および窒化種の制御が重要であることを示した。

　(5)シャロウ・トレンチ・アイソレーション(STI, Shallow Trench Isolation)がゲート絶縁膜の膜質に与える影響を検討した。STIは、微細素子領域を実現するために有効な技術であるが、チャネル幅が狭い場合、逆狭チャネル効果(RNCE, Reverse Narrow Channel Effects)や信頼性劣化が生じることが分かった。これは、STIと接するチャネル端部にSi(100)面と異なる面方位が生じ、従来の熱酸化法では酸化膜成長速度に面方位依存性があるため、局所的にゲート酸化膜の膜厚が薄くなるためである。一方、反応性の強い酸素ラジカルを用いた場合、酸化速度に面方位依存性がないため、均一な膜厚かつ高信頼なゲート酸化膜を形成できることが分かった。酸素ラジカルを用いて形成した酸化膜においても、膜厚が1.5nm以下では、チャネル幅が狭いほど信頼性改善効果が小さくなるが、更に窒素ラジカルを用いて窒化処理を行うことにより、酸化膜換算膜厚を変えずに信頼性の弱い部分を含む酸化膜全体を強化できることが分かった。従って、ゲート酸窒化膜を酸素ラジカル・窒素ラジカルを用いて形成した場合、STIを有するMOSFETにおいて逆狭チャネル効果が抑制され、低リークかつ高信頼な1.3〜1.7nmゲート酸窒化膜が形成されることが分かった。

　(6)MOSFETのしきい値電圧制御用不純物の注入時に生じるノックオン酸素が、サブ100nmCMOSFET用の膜厚1.5nmゲート酸窒化膜の膜質および膜形成機構に与える影響を検討した。しきい値電圧制御用の不純物イオン注入時、酸素が犠牲酸化膜からSi基板内へノックオンされる。ノックオン酸素を含むSi基板上に、膜厚2nm以下の酸窒化膜を形成した場合、ノックオン酸素またはノックオン酸素により生じた欠陥によって、酸化のメカニズムが変わり、膜厚制御性・膜質およびデバイス特性が劣化されることが分かった。一方、しきい値電圧制御用の不純物イオン注入を、犠牲酸化膜を用いずに直接Si基板へ行った場合、ノックオン酸素がSi基板へ導入されないため、ゲート酸窒化膜の膜質劣化およびデバイス特性劣化が改善されることが分かった。p型MOSFETの場合、しきい値電圧制御用砒素イオンを注入する際、ノックオン酸素のないプロセスを用いることにより、酸化膜厚の制御性が向上し、ゲートリーク電流が1/3に低減され、TDDB信頼性は100倍改善され、ドレイン電流が20%改善された。また、不純物イオン注入時に生じたノックオン酸素を、ゲート酸窒化膜形成前の熱処理によってSi基板から取り除くことができることが分かり、ゲート酸窒化膜の膜厚・膜質制御性が向上されることが分かった。膜厚1.5nm以下の高品質ゲート酸窒化膜形成のためには、ノックオン酸素のないSi基板を用いることが重要であることを示した。

　(7)マルチオキサイド膜厚のゲート酸化膜形成技術を開発した。酸化前のSi基板への窒素イオン注入により、酸化が抑制され、膜厚の均一性が改善される。しかし、過剰な窒素注入(ドーズ量が1×1014 cm-2以上)は膜質を劣化させることが分かった。Si基板中の過剰の窒素が酸化膜中に取り込まれ、膜質が劣化するためと考えられる。一方、酸化前のSi基板へのアルゴンイオン注入により、酸化が促進され、膜厚の均一性が改善される。しかし、過剰なアルゴンイオン注入(ドーズ量が1×1015 cm-2以上)は、膜厚の均一性と膜質を劣化させることが分かった。過剰のアルゴンイオン注入は、酸化前のSi基板に欠陥を生じ、形成した酸化膜の密度を低下させ、膜の均一性と膜質を劣化させると考えられる。DOSE量5×1013 cm-2の窒素注入とDOSE量5×1014 cm-2のアルゴンイオン注入により、酸化膜の信頼性とデバイス特性を劣化させずに20%の膜厚差のマルチオキサイドを形成できることを示した。

これらの極薄ゲート酸窒化膜に関する研究の工学的応用効果を、サブ100nmCMOSFETにおける低消費電力化、高性能化として実証した。

　本論文は，「サブ100nmCMOSFET用極薄ゲート酸窒化膜の研究」と題し，MOSFETの高性能・低消費電力化を実現するための極薄ゲート酸窒化膜形成とデバイス統合プロセスに関したもので，全9章より構成される．

　第1章は「序論」であり，従来のMOSトランジスタゲート絶縁膜技術とその課題を述べ，本論文の背景と目的を明確にしている．

　第2章は，「極薄ゲート絶縁膜の膜厚測定方法」と題し，ゲートリーク電流の顕著な影響を受けないトランジスタのしきい値の基板電圧依存性から酸化膜換算膜厚を求める方法として，トランジスタのしきい値の基板電圧依存性を用いる方法を提案した．本方法は，酸窒化膜の膜質や誘電率に依存せずに酸化膜換算膜厚を1.3nmまで導出することができることを明らかにした．

　第3章は，「ラジカル酸窒化法によるゲート絶縁膜の特性」と題し，サブ100nmCMOSに必要である低リーク1.5nm級ゲート絶縁膜の形成技術として，ラジカル酸窒化法を提案した．窒素プロファイルがゲート絶縁膜特性およびデバイス特性に与える影響を検討し，デバイス特性を維持したゲートリーク電流低減効果は1.12nmまで，回路特性を満たすゲートリーク電流低減効果は1.3nmまで使用可能であることを明らかにした．

　第4章は，「酸化種・窒化種の影響とMOSトランジスタ特性」と題し，サブ100nmCMOS向けの低リーク・高信頼1.5nm級ゲート酸窒化膜形成時の酸化種・窒化種が，n/pMOSFETのデバイス特性へ与える影響を検討した．酸素イオン・窒素イオンを減らし，酸素ラジカル・窒素ラジカルが主成分となるゲート酸窒化膜形方法がデバイス形成に適していることを明らかにした．

　第5章は，「Si面方位の違いの影響」と題し，シャロウ・トレンチ・アイソレーション(STI, Shallow Trench Isolation)がゲート絶縁膜の膜質に与える影響を検討した．酸素ラジカル・窒素ラジカルによるゲート酸窒化膜は，STIを用いたトランジスタにおいて逆狭チャネル効果を抑制し，低リークかつ高信頼な1.3〜1.7nmゲート絶縁膜を形成できることを明らかにした．

　第6章は，「ラジカル酸化・窒化のメカニズム」と題し，ラジカル酸窒化法を用いたゲート酸窒化膜形成の制御性向上ために，酸化・窒化のメカニズムを検討した．ラジカル酸窒化法を用いる場合，ベース酸化膜厚および窒化種の制御が重要であることを明らかにした．

　第7章は，「チャネル制御用不純物注入のゲート絶縁膜に与える影響」と題し，しきい値制御用不純物注入時に生じるノックオン酸素が，サブ100nmCMOSロジック用の膜厚1.5nmゲート酸窒化膜の膜質および膜形成機構に与える影響を検討した．しきい値制御用の不純物イオン注入を，犠牲酸化膜を用いず直接Si基板へ行った場合，ノックオン酸素がSi基板へ導入されず，ゲート絶縁膜の膜質劣化およびデバイス特性劣化を改善することができることを明らかにした．

　第8章は，「マルチオキサイド形成技術」と題し，マルチオキサイドのゲート絶縁膜形成技術を検討した．ドーズ量5×1013 cm-2の窒素注入とドーズ量5×1014 cm-2のアルゴンイオン注入により，酸化膜の信頼性とデバイス特性を劣化させずに20%の膜厚差のマルチオキサイドを形成することができることを明らかにした．

　第9章は「結論」であり，本論文の結論を述べるとともに，酸窒化膜と他の高誘電率膜との比較を行い，酸窒化ゲート絶縁膜の実用化が達成されつつあることを述べている．

　以上のように本論文は，ゲートリーク電流を抑制したMOSトランジスタ用極薄ゲート絶縁膜としてラジカル酸窒化膜を作製し，その形成プロセスの最適化によりデバイス特性の高性能化を実現したものであって，電子工学上寄与するところが少なくない．

　よって本論文は博士(工学)の学位請求論文として合格と認められる．